Добро пожаловать в клуб

Показать / Спрятать  Домой  Новости Статьи Файлы Форум Web ссылки F.A.Q. Логобург    Показать / Спрятать

       
Поиск   
Главное меню
ДомойНовостиСтатьиПостановка звуковФайлыКнижный мирФорумСловарьРассылкаКаталог ссылокРейтинг пользователейЧаВо(FAQ)КонкурсWeb магазинКарта сайта

Поздравляем!
Поздравляем нового Логобуржца Лен-усь со вступлением в клуб!

Реклама

На сайте снова проблемы - решаем - ждите.
Не работает АВТОРИЗАЦИЯ - вход для пользователей не возможен.
Скорее всего, проблемы решить можно только переездом на другой сервер, другой компании.
А такой переезд возможен только в следующем месяце.
Пока других решений не вижу.
Извиняюсь за неудобства.

Ваш администратор.

КНИЖНЫЙ МИР

OCIN_TSIM – A DVFS AWARE SIMULATOR FOR NOC DESIGN SPACE EXPLORATION   Subodh Prabhu

OCIN_TSIM – A DVFS AWARE SIMULATOR FOR NOC DESIGN SPACE EXPLORATION

76 страниц. 2011 год.
LAP Lambert Academic Publishing
Networks-on-Chip (NoCs) are a general purpose, scalable replacement for shared medium wired interconnects offering many practical applications in industry. Dynamic Voltage Frequency Scaling (DVFS) is a technique whereby a chip's voltage-frequency levels are varied at run time, often used to conserve dynamic power. Various DVFS-based NoC optimization techniques have been proposed. However, due to the resources required to validate architectural decisions through prototyping, few are implemented. As a result, designers are faced with a lack of insight into potential power savings or performance gains at early architecture stages. This thesis proposes a DVFS aware NoC simulator with support for per node power-frequency modeling and rich visualisation to allow fine-tuning of such optimization techniques early on in the design cycle. The proposed simulator also provides a framework for benchmarking various candidate strategies to allow selective prototyping and optimization. As part of...
 
- Генерация страницы: 0.03 секунд -